UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

シングル イベント アップセット

電離放射線は、半導体デバイスに悪影響を与える可能性があります。シングル イベント アップセット (SEU) は、 ASIC、ASSP、FPGA、メモリ、ロジック、およびミックスドシグナル デバイスなどの集積回路において、電離放射線によって状態が反転してしまう現象です。

ザイリンクス デバイスは、SEU の影響を極力受けないように設計されています。ザイリンクス デバイスは SEU の影響を受ける確率が非常に低い上に完全に回復できる機能が備えられていますが、システムの信頼性と可用性は最高レベルが求められていることを理解し、単なる SEU FIT 率の予測をはるかに超えた SEU 対策が必要であると感じています。これを受けて、ザイリンクスはシステム設計者向けに SEU の影響を軽減する包括的なソリューションを提供しています。

ザイリンクスの SEU ソリューション

seu_purple_rectangles_graphic

信頼性と可用性の基本はシリコンです。ザイリンクスは、回路デザインやレイアウト技術に常に革新をもたらすことで、各世代を経てシリコンの SEU FIT 率を抑えることに成功しました。その結果、追加の SEU 軽減回路を使用しなくてもほとんどのアプリケーションを実際に配備できます。また、万が一 SEU が生じた場合でも、素早くエラーを検出して修正する機能によって、デバイスの状態を回復させるこがと可能なため、大半の SEU ではシステムが破損することはありません。

ザイリンクスの SEU FIT トレンド

seu_line_chart_graphic

UltraScale デバイスでデザインの完全性を最大限に高めるため、ザイリンクスは業界最高の SEU 耐性を提供します。7 シリーズ デバイスと比べて、UltraScale デバイスは SEU FIT 率が 1/3 にまで抑えられるようになりました。

UltraScale+ デバイスは、最高のロバスト性と包括的なソリューションを提供することを目的としたザイリンクスの継続的な努力の次のステップとなります。UltraScale+ デバイスには、さらなるデザイン革新があり、SEU FIT 削減のために、乗算器として FinFET トランジスタ技術を使用しています。優れた復元力を備えた UltraScale+ デバイスをベースとするほとんどのアプリケーションは、追加の SEU 軽減回路を使用せずに信頼性と可用性の要件を満たすことができるでしょう。

ザイリンクスは、ULA (ultra-low alpha) 材料のみを使用してパッケージを製造し、確実に ULA 仕様に準拠するために材料の供給元を厳しく監視しています。

効果的に SEU を管理するために、ザイリンクスは無償の IP コアを提供しています。このコアを利用することによって、追加軽減回路を必要とするアプリケーションの有効性、信頼性、確実性を高めることができます。

SEM (Soft Error Mitigation) IP コアは、ザイリンクス デバイスのコンフィギュレーション RAM において、SEU を検出、修正、分類するための自動設定された検証済みソリューションです。この SEM IP コアは SEU を防ぐ機能ではなく、システム レベルの影響を軽減する手段を提供します。SEU に対して適切に対応することで、信頼性と可用性が向上し、システム管理コストやダウンタイム コストを削減します。SEM IP コアは、放射効果施設での加速粒子試験に合格するまでは 「Pre-Production」ステータスとなります。

そのほかに、Block Memory Generator IP コアと FIFO Generator IP コアは、フロースルー エラー修正コード (ECC) 機能を使用して BlockRAM や UltraRAM リソースにおいて SEU の影響を排除する、共通のメモリ構造向けに最適化されたソリューションを提供します。 MIS (Memory Interface Solutions) IP コアも、外部の DDR3 および DDR4 SDRAM システムに同様のフロースルー エラー修正コード (ECC) 機能を提供します。

絶対安全つまりデータの完全性を求めるアプリケーション向けに、ザイリンクスは重要なデザイン モジュールの保護を支援するツールを提供しています。IDF (Isolation Design Flow) は、モジュール レベルでエラーを封じ込める機能を提供し、冗長性、ウォッチドッグ アラーム、およびロジック隔離などの機能をサポートすることで、シングルチップでのエラー耐性を可能にします。

EDA ツールによる最適化では QoR が向上しますが、これらのツールは冗長回路やモジュールなどのデザイン レベルの SEU 軽減回路を最適化によって削除する場合もあります。ザイリンクスが提供するツールおよび設計手法では、このような軽減回路やデザイン機能をそのまま保持できます。

解析と検証は、信頼性と可用性を確保するために最も重要です。ザイリンクスは、SEU FIT を評価するにあたって、オープンかつダイレクトな方法を提供しています。ザイリンクスは、独自のザイリンクス デバイス信頼性レポートで商用デバイスの放射線影響データを公開しているため、これらのデータを使用して設計前デザインおよび設計後デザインの SEU FIT を予測し、信頼性や可用性の解析に役立てることができます。

解析に関心があるユーザーおよびさまざまな放射線影響団体による独自検証をサポートするため、SEM IP コアにはエラー挿入機能があり、定められたデザインの動作に不可欠な Configuration RAM ロケーション マップを示すデータ ファイルを利用することで、この機能を有効活用できます。そのほか、ザイリンクス ハードウェア デバッグ ツールでは、放射線影響テストの一環として、デバイスが Configuration RAM をリードバックして検証することをサポートしています。

このページをブックマークに追加