UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

RPX ファイルにタイミング レポートを作成する

RPX ファイルは、Tcl コマンドからレポートを作成し、結果をグラフィカル環境に表示できるようにするバイナリ ファイルです。このインターフェイスをサポートするレポート コマンドには、report_drc、report_methodology、report_power、report_timing、report_timing_summary、およびreport_utilization があります。バイナリ レポートを作成するには、-rpx <filename> オプションを使用してこれらの各 Tcl コマンドを発行します。グラフィカルな環境でデザイン チェックポイントを開くと、[File] → [Open Interactive Report] をクリックしてレポートにアクセスできます。プロジェクト フローではこの機能を使用して、インプリメント済みデザインを開いたときにすべてのレポートが復元されます。

デザインのインスタンスに特定の合成オプションを割り当てる

Vivado v2017.1 から、RTL 合成でデザインのインスタンスに特定の合成オプションを割り当てることができるようになりました。これには新しい block_synth XDC プロパティを使用し、デザインのさまざまな部分を最適化することでデザイン全体を調整できます。たとえば、タイミング要件が厳しいインスタンスにはリタイミングを実行し、タイミング要件が厳しくないインスタンスにはエリアの最適化を実行できます。RTL やデザインの設定を変更する必要はなく、XDC ですべて完了します。

Vivado シミュレータの波形ビューアー

Vivado シミュレータの波形ビューアーで値を検索できます。波形ビューアーで信号を右クリックして値を検索するか、Ctrl + Shift + F キーを使用して検索することができます。

IP の暗号化

最新の Vivado では、IEEE 1735-2014 規格に準拠した IP の暗号化をサポートしています。Vivado での IP 暗号化フローおよび暗号化用 IP の使用方法については、Quick Take ビデオをご覧ください。

バッチ モードまたはスクリプト モード用のシミュレーション スクリプトを自動生成

export_simulation コマンドを使用すると、バッチ モードまたはスクリプト モードでのシミュレーションの実行が簡単になります。このコマンドは、シミュレーションに必要なすべてのデザイン ファイルを収集し、最上位の RTL デザインまたはサブデザインのシミュレーション スクリプトを生成します。さらに、サポートされているすべてのサードパーティ シミュレータ用のスクリプトも生成できます。

検証を加速

統合シミュレーション フローでは、コンパイル前とシミュレーション後のユーザー Tcl スクリプトを実行できます。Pre/Post TCL スクリプトを使用することで、メモリ ファイルの初期化や波形ビューアーで信号を管理する際にカスタム スクリプトを使用できるなど、ユーザーはシミュレーション環境をより柔軟に制御できるようになります。

Vivado シミュレータでのコード デバッグは、サブプログラム デバッグにより、さらに簡単になります。Verilog および VHDL のサブプログラム (タスク/ファンクション) 内では、コードを使用してブレークポイントやステッピングを設定できます。

Vivado ハードウェア デバッグ

2017.1 の IP インテグレーター (IPI) では、AXI インターフェイスのトランザクション レベルのデバッグが可能であることをご存じですか?
ロジック アナライザーの波形ウィンドウに、AXI インターフェイスでの読み出し/書き込み転送のトランザクションが表示されるようになりました。この機能により、実行中における AXI のトランザクション レベルのデバッグが以前より簡単にできます。詳細は、QuickTake ビデオをご覧ください。

2017.1 でリモート デバッグ機能が使用できるようになりました。
物理的な JTAG ピンを使用せずに PCIe インターフェイスを介してデザインをリモート デバッグ可能です。このソリューションは、特にデータ センターなどの実際のボードへのアクセスが制限されているアプリケーションに有効です。この新しいソリューションは、ホスト PC がハードウェアで動作するデザインと相互に作用するために必要なハードウェアとソフトウェアをすべて提供します。PCIe Gen3 IP のサンプル デザインで提供されている参照用ソリューションをご利用ください。詳細は、PG156 を参照してください。

パーシャル リコンフィギュレーションを利用したデザインをデバッグする必要がありますか ?
Vivado ハードウェア デバッグでは、パーシャル リコンフィギュレーションを利用したデザインのデバッグが可能です。静的デザイン内および再構成可能デザインの任意の箇所をデバッグできます。さらに、実行時におけるビットファイルの管理も容易になります。